FPC軟板遇上電磁屏蔽膜

 一、背景

   隨著電子器件朝著小型化、便攜化方向發展，電子器件的組裝也越來越集約化。撓性線路板，由于其具有體積小、重量輕、線路密度高等優點，逐漸地取代了傳統導線在電子器件組裝的作用。從近幾年來，撓性線路板（FPC）占印制線路板（PCB）市場份額從不足10 %提高至20 %以上，也證明了FPC軟板柔性線路板市場需求的發展。

   FPC軟板柔性線路板作為電子器件中的連接線，主要是起到導通電流和傳輸信號的作用。當信號傳輸線分布在FPC軟板柔性線路板最外層時，為了避免信號傳輸過程受到電磁干擾而引起信號失真，FPC軟板柔性線路板在壓合覆蓋膜后會再壓合一層導電層（電磁屏蔽膜），起到屏蔽外面電磁干擾的作用。其中最常見的是數碼相機中作為圖像信號傳輸的FPC軟板柔性線路板。作為傳輸線的FPC軟板柔性線路板通常有著特殊的阻抗要求，但壓合電磁屏蔽膜后的FPC軟板柔性線路板結構出現變化，其阻抗計算方式也需要進行修正。因此，本文通過FPC軟板柔性線路板壓合電磁屏蔽膜后的阻抗變化研究，修正其阻抗計算方式，為FPC軟板柔性線路板壓合電磁屏蔽工程設計時提供參考。

   二、試驗設計

1.試驗材料

PI基無膠板材：PI厚 2 mil，銅厚0.5/0.5 OZ；

覆蓋膜：PI厚 0.5~2 mil，膠厚25~35 μm；

電磁屏蔽膜：導電膠厚 10 um，PI厚 6-10 μm。

試驗、測試設備及條件

快壓機、網絡分析儀。

2.試板疊層

3.試驗參數

4.結果與討論

撓性板阻抗的變化

壓合電磁屏蔽膜的撓性板一般為雙面板，頂層分布信號傳輸線路，底層為接地層。實驗采用了雙面撓性板結構，以蝕刻后的線路阻抗為基準，分別設計了單端線路25~50 Ohm和差分線路50~100 Ohm，依次在線路蝕刻后、壓合CVL后、壓屏蔽膜后測試線路的阻抗值，結果如表1所示。

在線路蝕刻后，實測阻抗線的阻抗值與設計值僅有0.5~3.0 Ohm的偏差。從偏差的百分比來看，所有阻抗線的阻抗值與設計值的偏差于小于5 %。對于雙面撓性板而言，其基材與面銅的厚度相對穩定。因此，可以說通過蝕刻過程對線寬的控制以達到對線路阻抗的精確控制。

從不同流程后的線路阻抗對比上可以看出，在蝕刻后的線路上依次壓合CVL、電磁屏蔽膜后其阻抗值均呈現下降，如表2所示。

對比雙面撓性板分別在壓合CVL后和壓合電磁屏蔽膜后的阻抗變化量，壓合CVL后的阻抗減少量遠小于壓合電磁屏蔽膜后的阻抗減少量?？梢?，壓合電磁屏蔽膜后的阻抗計算模式不同于壓合CVL的。因此，需要對壓合電磁屏蔽膜后的撓性板阻抗計算方式進行確認。

4.不同阻抗計算模型對比

目前，撓性板壓合CVL的阻抗計算主要是采用圖1中模式A進行計算，將CVL當作線路上的介質層。結合以往的研究經驗，采用純膠層介電常數為2.0，PI層介電常數為2.7，通過實際測量的線寬/線距，可計算出雙面撓性板壓合CVL后的理論阻抗，并與實際測試的阻抗作對比，結果如表3所示。

壓合CVL后的撓性板理論阻抗值與實際測量值非常接近，兩者的偏差均在1%以內。由此可見，采用圖1中的模式A可以很好地模擬撓性板壓合CVL的理論阻抗。

對于撓性板壓合電磁屏蔽膜后的理論阻抗計算，目前存在著兩種方式：一是將電磁屏蔽膜當成一層介質層，即采用圖1中模式A進行計算，這種模式將雙面撓性板的線路視為外層微帶線的結構；二是將電磁屏蔽膜的導電層當作成一層銅皮，即采用圖1中模式B進行計算，這種模式將雙面撓性板的線路視為內層帶狀線的結構。將供應商所提供的電磁屏蔽膜介電常數68.3、純膠層介電常數為2.0和PI層介電常數為2.7，分別采用圖1中的模式A和模式B并根據實測的線寬線距進行理論阻抗計算，結果如表4所示。

采用外層微帶線的模式A結構進行壓合電磁屏蔽膜的雙面撓性板理論阻抗計算時，理論阻抗與實測阻抗存在著8.81~36.10 %的偏差。而采用內層帶狀線的模式B結構進行壓合電磁屏蔽膜的雙面撓性板理論阻抗計算成本時，理論阻抗與實測阻抗之間的偏差均在4 %以內。比起模式A，采用模式B計算雙面撓性板壓合電磁屏蔽后的理論阻抗更加準確。由此可見，雙面撓性板壓合電磁屏蔽后的理論阻抗應當采用內層帶狀線的結構，將電磁屏蔽膜視為一層銅箔。

5.覆蓋膜PI/膠厚對阻抗的影響

當雙面撓性板壓合電磁屏蔽膜采用內層帶狀線的結構進行理論阻抗計算，覆蓋膜則成了雙面撓性板線路上的介質層。而從以往的研究經驗可知，為了使得雙面撓性板的理論阻抗更值接近實際測量阻抗值，我們將覆蓋膜的PI與純膠分別作為不同的介質進行區分。因此，覆蓋膜PI厚度或純膠厚度的變化也會影響到撓性板的阻抗變化。實驗分別對比了在CVL中0.5~2.0mil的PI厚度和15~35μm的純膠厚度，結果如表5-6所示。

阻抗理論值1是統一采用PI介電常數為2.7進行計算的，0.5 mil和2 mil厚PI的理論值與阻抗實測值的偏差均超過了5%。而根據PI的厚度對PI的介電常數進行調整，分別調整為0.5 mil厚PI的介電常數為2.5、2.0 mil厚PI的介電常數為3.1，所計算出的阻抗理論值2與實測值偏差均小3 %。因此，需要針對不同CVL的PI厚度對其介電常數進行調整。

而從表6中CVL的不同純膠厚度對比可以看出，純膠按介電常數2.0進行計算所得的阻抗理論值與實測值偏差均小于2.5 %。也即是說，CVL的純膠可以按統一的介電常數進行計算。

為了驗證以上分析過程中正確性，實驗采用了不同CVL的PI厚度和純膠厚度，分別測試的實際阻抗值與理論阻抗值，結果如表7所示。從表7中可以看出壓合電磁屏蔽膜的撓性板其阻抗實測值與理論值偏差均小于5 %，即通過以上的分析可以正確地預估壓合電磁屏蔽膜撓性板的理論阻抗值。

   三、結論

通過以上的分析可以得到以下幾點結論：

對于撓性板壓合電磁屏蔽膜來說，阻抗值計算可采用內層帶狀線結構的計算方式進行；

CVL的PI介電常數需要根據厚度進行調整。